** چگونه پردازنده ها کارهای پردازش موازی را انجام می دهند **

[AH64-E]

به نام خدا

درود خدمت دوستان وب سایت سخت افزار مگ، قصد دارم در اینده الگوریتم را توسعه یا در واقع بنویسم برای انجام بهتر پردازش ها در پردازنده ها، یک مقاله زیبا و جامعه درباره یک روش جدید برای پردازش موازی و نحوه دسترسی به داده ها به بلاک ها حافظه ها انشاء الله برای مقطع دکترا قصد دارم از این مقاله که ثبت *** شود مورد استفاده قرار بدم ، گفتم شاید برای دوستان جالب باشه که بخواهند در مورد اینکه چگونه یک پردازنده به پردازش فراینده ها می پردازند، ابتداء مقدمات مفاهیم ساده را خدمت دوستان توضیح خواهم داد اصلا چرا از موازی سازی استفاده خواهیم کرد.

می دونید که ساخت یک پردازنده مثل ساخت یک B-787 بسیار پیچیده و سخت هستش .

پردازش های موازی همراه با معماری ها مختلف که برای پردازنده ها مختلف در نظر گرفته اند همراه می شود با روش های که باعث ایجاد و تولید الگوریتم ها موازی برای افزایش عملکرد کارایی Performance ، اصولا پردازش موازی نه تنها در پردازنده ها بلکه در پایگاه داده ها نیز مورد استفاده قرار میگیرد مثلا در بحث تراکنش ها که بایستی ما تعداد و همچنین اندازه تراکنش ها کوچکتر باشد تا بتوانیم درجه همروندی را افزایش دهیم اگر این تراکنش ها از نظر حجمی بزرگ باشند ما شاهد گلوگاه در پردازش داده های بزرگ تا زمانی این داده ها پردازشهاشون تمام نشود و زمانی که پردازنده به انها اختصاص داده شده افزایش مییابد و این باعث کاهش کارایی خواهد شد،

پردازش موازی نه تنها در بحث پایگاه داده ها و رایانه ها ، رایانش ابری و شبکه تاثیر گذار خواهد بود این تاثیرگذاری شامل : افزایش سرعت ، گذردهی بالاتر، قدرت محاسباتی بالا و ...
در سال های گذشته یا دهه های گذشته شاهد این بودیم که شرکتهای سازنده پردازنده تو هر رده محصولاتی برای افزایش کارایی پردازنده های خود دست به تغییراتی میزند که مانند: افزایش ترانزیستور ها ، افزایش قدرت محاسباتی IPC ها ، افزایش فرکانس پردازنده ها Clock Cycle و .... همییشه اولیت سازنده ها استفاده از دو فاکتور سرعت همراه با عملکرد بوده است که همگی با قانون مشهور اقای Moore (شخص مورد علاقه بنده) اشنا هستید بنیانگذار شرکت محبوب Intel، افزایش در پیچیدگی های VLSI (ناشی از تراکم بالاتر و اندازه بزرگتر پردازنده (دستگاه)) می شود پیش بینی 10 میلیون ترانزیستور در هر تراشه پردازنده و یک بیلیون (میلیارد) خانه دسترسی به خانه حافظه ها با امکان دسترسی DRAM . بهبود در ویژگی های معماری از قبیل حافظه های پنهان یا سریع Cache ها ، بافرهای بزرگ ، Instructions ها ، قابلیت چند نخی Multi Thread، خطوط لوله های عمیق Deep Pipelines ، اجرای خارج از ترتیب دستورالعمل ها و ...
قانون مور از سال 1965 مشخص کرده است که با این مضمون که هر سال یا هر نسل از پردازنده ها عرضه شده جدید ، با دو برابر شدن پیشرفت و پیچیدگی تراشه ها در هر سال (مانند پردازنده ها) براساس تعداد کمی داده ها تدوین می شوند قانون مور به دو عامل دیگر نیز اشاره می کند:

IPS یا Instructions Per Second : شمارش تعداد دستورالعمل ها در هر ثانیه // Flops یا Floating Point Per Second : شمارش تعداد عملیات ممیز شناور در ثانیه

محدودیت قانون مور:

مقایسه با سرعت نور: سرعت نور 3 ضربدر 10 به توان 8 می باشد نمونه ان در فیبرهای نوری مورد استفاده قرار گرفته است و دیگر اینکه ما در تراشه ها ، این واحدی این چنین نداریم تراشه از انتشار ( سیگنال ) استفاده می کند که یک سوم سرعت نور می باشد و این نمونه ای از محاسبه سرعت در پردازنده می باشد : 1 ضربدر 10 به توان 8 منظور از 0.1 ns اجرای یک دستورالعمل است حال در یک ثانیه 10 ضربدر 10 به توان 9 اجراء می شود، که این نهایت سرعت سرعت با توجه به سرعت نور است ( این محدودیت محاسباتی را می توان با کوچک کردن یا کم کردن مسافت Chip کمتر کرد.

:::::::: ادامه خواهد داشت :::::::::